Skip to main content
SpringerLink
Log in

Digitale Hardware/Software-Systeme

Synthese und Optimierung

  • Textbook
  • © 1997

Overview

Authors:
  1. Jürgen Teich

    1. Institut für Technische Informatik und Kommunikationsnetze (TIK), ETH Zürich, Zürich, Schweiz

    View author publications

    You can also search for this author in PubMed   Google Scholar

Part of the book series: Springer-Lehrbuch (SLB)

This is a preview of subscription content, log in via an institution to check access.

Access this book

Log in via an institution
eBook USD 54.99
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever

Tax calculation will be finalised at checkout

Other ways to access

Licence this eBook for your library

Institutional subscriptions

Table of contents (8 chapters)

  1. Front Matter

    Pages I-XVII
    Download chapter PDF

  2. Einleitung

    • Jürgen Teich
    Pages 1-30

  3. Spezifikation und Modellierung

    • Jürgen Teich
    Pages 31-82

  4. Synthese

    • Jürgen Teich
    Pages 83-92

  5. Ablaufplanung

    • Jürgen Teich
    Pages 93-165

  6. Bindung

    • Jürgen Teich
    Pages 167-182

  7. Architektursynthese

    • Jürgen Teich
    Pages 183-267

  8. Softwaresynthese

    • Jürgen Teich
    Pages 269-366

  9. Systemsynthese

    • Jürgen Teich
    Pages 367-442

  10. Back Matter

    Pages 443-515
    Download chapter PDF
Back to top

Keywords

About this book

Dieses Lehrbuch stellt den aktuellen Stand der Technik im Bereich moderner Entwurfsverfahren von Hardware/Software-Systemen (bestehend aus kooperativen Hardware- und Softwarekomponenten) dar. Solche Systeme treten in vielen Anwendungsbereichen moderner digitaler Technologie auf, wie z. B. Industriesteuerungen, Automobil- und Unterhaltungselektronik sowie Kommunikationssysteme. Behandelt werden Verfahren zur Entwurfsautomatisierung solcher Systeme, insbesondere die zentralen Themen Spezifikation, Synthese und Optimierung von Hardware- und Softwarekomponenten und Generierung von Zielcode (VHDL, Maschinencode). Die Syntheseaufgaben werden in einer einheitlichen Notation für Hardware- und Softwarekomponenten vorgestellt.

Authors and Affiliations

  • Institut für Technische Informatik und Kommunikationsnetze (TIK), ETH Zürich, Zürich, Schweiz

    Jürgen Teich

Bibliographic Information

Publish with us

Policies and ethics

Back to top

Search

Navigation